應用於 H.264/AVC 之高效能去方塊濾波器硬體架構設計

淡江大學機構典藏 > 工學院 > 電機工程學系暨研究所 > 會議論文 > Item 987654321/96047

請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/96047

題名:	應用於 H.264/AVC 之高效能去方塊濾波器硬體架構設計
作者:	夏至賢;江正雄;陳延任;Chih-Hsien Hsia
貢獻者:	淡江大學電機工程學系
日期:	2007-03
上傳時間:	2014-02-13 11:38:56 (UTC+8)
摘要:	在影像解碼階段，去方塊濾波器(deblocking filter)需要相當大的運算量，若是完全以軟體計算，將會佔用大量的系統頻寬，因此，設計一個硬體架構成為目前很重要的一個問題。本論文中，我們提出一個低記憶體空間且低成本之有效的去方塊濾波器架構以減低去方塊濾波器運算時間，同時降低系統匯流排的使用。相較於先前所提出的硬體架構，我們提出藉由雙埠靜態隨機存取記憶體(dual-port SRAM)及兩個埠的靜態隨機存取記憶體(two-port SRAM)架構，使用新的資料讀取方式來儲存資料，如此可省下轉置記憶體的使用，使硬體面積較小；同時配合平行處理單元，來加速處理速度的提升。
關聯:	第五屆現代通訊科技應用學術研討會論文集=Proceedings of the 5th Conference on Communication Application，6頁
顯示於類別:	[電機工程學系暨研究所] 會議論文

文件中的檔案:

檔案	大小	格式	瀏覽次數
應用於 H.264／AVC 之高效能去方塊濾波器硬體架構設計_中文摘要.docx	16Kb	Microsoft Word	309	檢視/開啟

在機構典藏中所有的資料項目都受到原著作權保護.

TAIR相關文章