English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 64178/96951 (66%)
造訪人次 : 9423191      線上人數 : 10666
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋


    請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/95917


    題名: 高傳輸率維特比解碼器
    其他題名: The Design and Implementation of High Throughput Rate Viterbi Decoder
    作者: 江正雄;李後璋
    貢獻者: 淡江大學電機工程學系
    關鍵詞: 維特比解碼器;生還者路徑;Viterbi decoder;Trace back unit
    日期: 2005-11
    上傳時間: 2014-02-13 11:20:35 (UTC+8)
    摘要: 此篇論文主要在陳述一種新的維特比解碼器(Viterbi decoder)的架構，目的在 提高原有IS-95, IS-2000, 8021.x的傳輸率。就原IS-95標準，其輸入頻率為10 MHz，而其傳輸率為1.22 Mbps，如果使用此架構，可將其傳輸率提升至40 Mbps，其改善倍率將近32倍。如果以IS-2000為比較(3.1 Mbps)，此架構的改善 倍率，亦可達到12倍之多。而如果以現存的802.11 a/b/g，可將其原有的輸入觸 發頻率40 MHz降至10 MHz，其輸傳輸率仍可維持在27 Mbps，甚至達到40 Mbps。 並且在未來的802.11n標準下，其傳輸率必須達到100 Mbps，如輸入頻率維持在 40 MHz，此架構可提供到160 Mbps的傳輸率，仍然遠超過802.11n的標準。而且 也可大幅減少生還者路徑(Trace back unit)單元所佔積體電路的面積。
    關聯: 2005民生電子暨信號處理研討會論文集=Proceedings of Workshop on Consumer Electronics and Signal Processing，6頁
    顯示於類別:[電機工程學系暨研究所] 會議論文

    文件中的檔案:

    檔案 大小格式瀏覽次數
    高傳輸率維特比解碼器_中文摘要.docx21KbMicrosoft Word153檢視/開啟

    在機構典藏中所有的資料項目都受到原著作權保護.

    TAIR相關文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回饋