English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 49633/84879 (58%)
造访人次 : 7694587      在线人数 : 49
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/88113


    题名: 以SOPC為基礎之蟻群最佳化演算法設計
    其它题名: SOPC based ant colony optimization algorithm design
    作者: 楊閔皓;Yang, Min-Hao
    贡献者: 淡江大學電機工程學系碩士班
    李世安;Li, Shih-An
    关键词: 蟻群演算法;路徑規劃;軟硬體共同設計;Ant Colony Algorithm;FPGA;Hardware/Software Codesign;SoPC
    日期: 2012
    上传时间: 2013-04-13 12:01:24 (UTC+8)
    摘要: 本論文提出一個以SOPC(System On a Programmable Chip)技術為核心之軟硬體共同設計將蟻群演算法實現於FPGA晶片上。本論文使用SOPC技術進行蟻群演算法之軟硬體電路設計,其設計方法主要分成兩個部分:(1) 選擇路徑,(2) 路徑分析。其中(1)選擇路徑屬於蟻群演算法的前置處理,需要耗費較久的運算處理時間,因此將在FPGA晶片內以設計成硬體電路,以加快處理速度。而(2)路經分析則會在NIOS II 處理器內以C語言的軟體方式實現。在本論文的實驗結果中得到可以用較少的處理時間獲得最佳的路徑資訊。
    In this thesis, proposed ant colony algorithm based on a SOPC (System on a Programmable Chip) technique on the FPGA chip. In the design and implementation of ant colony algorithm based on a SOPC (System on a Programmable Chip) technique is applied to design two processing method: (1) Selecting path, (2) Path analysis. Selecting path belongs to the pre-processing of the ant colony algorithm takes a longer computing processing time, so design into a hardware circuit, in order to speed up processing. (2) path analysis will be to the C language software in the NIOS II processor. Experimental results found in this paper to the processing time can be less accurate path information.
    显示于类别:[電機工程學系暨研究所] 學位論文

    文件中的档案:

    档案 大小格式浏览次数
    index.html0KbHTML136检视/开启

    在機構典藏中所有的数据项都受到原著作权保护.

    TAIR相关文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回馈