English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 62568/95225 (66%)
造訪人次 : 2510213      線上人數 : 292
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋


    請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/76745


    題名: 可加性白色高斯雜訊之硬體架構模擬與實現
    作者: 李揚漢;詹益光;莊明學;曾憲威;林政曜;曾威傑
    貢獻者: 淡江大學電機工程學系
    關鍵詞: 可加性白色高斯雜訊;位元錯誤率;信號雜訊比;迴旋碼編碼器;維特比解碼器;虛擬亂碼;AWGN;BER;SNR;Convolutional encoder;Viterbi decoder;PN code
    日期: 2005-11
    上傳時間: 2012-05-16 17:03:58 (UTC+8)
    摘要: 在本論文中我們提出無線網路的可加性白色高斯雜訊(Additive white gaussian noise, AWGN)之硬體設計。信號在經過不同的通道調變系統下加入AWGN，也就是 與雜訊相加後所產生的信號，即真正所接收到的信號。我們將此信號與原本傳送 的信號相比較，計算出位元錯誤率(Bit error rate, BER)。在本論文中先用 Matlab模擬出在各種調變下經由信號雜訊比(Signal to noise ratio, SNR)的改 變來產生不同結果，再去驗證經由Pathfinder產生的硬體架構和模擬的結果是否 相同。此篇論文在於實現一AWGN的硬體架構設計及其在Pathfinder上模擬其量測 結果。
    關聯: 2005民生電子暨信號處理研討會論文集=Proceedings of Workshop on Consumer Electronics and Signal Processing，4頁
    顯示於類別:[電機工程學系暨研究所] 會議論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    可加性白色高斯雜訊之硬體架構模擬與實現_中文摘要.docx摘要13KbMicrosoft Word353檢視/開啟

    在機構典藏中所有的資料項目都受到原著作權保護.

    TAIR相關文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回饋