English  |  正體中文  |  简体中文  |  Items with full text/Total items : 51491/86611 (59%)
Visitors : 8252109      Online Users : 67
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
  • Adv. Search
    HomeLoginUploadHelpAboutAdminister Goto mobile version
    Please use this identifier to cite or link to this item: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/7642


    Title: 次世代異質性通信系統的低功率、高速度積分三角式類比數位轉換器研製(I)
    Other Titles: High Speed Low Power Sigma Delta Modulator Analog-to-Digital Converter for Heterogeneously Next Generation Communication System(I)
    Authors: 江正雄
    Contributors: 淡江大學電機工程學系
    Keywords: 低功率消耗(Low power dissipation);離散時間(Discrete time);連續時間(Continuous time);多級串接式(MASH);積分三角調變器(Sigma delta modulator);類比數位轉換器(Analog to digital converter);第四代(4G);無線廣域網路(WWAN);無線城域網路(WMAN);無線區域網路(WLAN);無線個人網路(WPAN)
    Date: 2007
    Issue Date: 2009-03-16 16:45:48 (UTC+8)
    Abstract: 本計畫專注於4G晶片組中介面轉換器的設計,由完整的系統模擬中,設計適合系統使用的積分三角調變器(Sigma Delta Modulator, SDM)式類比數位轉換器(Analog to Digital Converter, ADC)。在設計ADC時,由於未來的4G將使用在許多具行動概念的器材上,結合現有高經濟效益的GSM、WiMax、與WLAN等系統,多重系統的結合將是一個重要的應用趨勢;由於是行動通信器材,因此在設計電路時,必須審慎考量低功率消耗(Low Power)、高速度(High Speed)、與高解析度(High Resolution)等三項特點,以求達到長時間使用及降低成本的目的。在研究與設計4G所使用的ADC的過程中,我們將著重於從系統的層級來考慮及設計電路,也就是Top-Down Design的電路設計方式,使執行本計畫的研究生能建立對整體系統的設計概念,在有限的資源與成本下,精確的設計符合系統需求的電路,並期望藉著本研究計畫的執行,能對國內混合式系統IC的設計能力有所助益。 本計畫為期兩年,計畫中將發展下列兩項技術: (1) 多模切換技術之積分三角調變器。 使用SC電路時,適當的切換在不同系統下的電路架構,利用可重新配置的特性節省電路的功率消耗與成本;在最佳電流值與供應電流時間下,使消耗功率最佳化,同時保有高速操作的特色。 (2) 低功率消耗、高解析度的連續時間式多級串接積分三角調變器。 利用連續型積分三角調變器高速度低功率消耗的特色,使第一年完成的離散型積分三角調變器高解析度的轉換成連續型積分三角調變器,再配合最佳化功率技術,使得調變器之消耗功率達到最低,並同時保有高速度與高解析度的特色。 預期之工作項目如下: 第ㄧ年 (1) 瞭解整個4G系統,並訂定規格與參數。 (2) 以Matlab做DT MASH SDM ADC的系統參數設計。 (3) 協調各區塊信號之傳輸形式。 (4) 類比數位轉換器之參數量測及規格制定。 (5) 發展可重新配置式電路技術。 (6) 發展低功率電路技術。 (7) 高速、低功率之寬頻類比數位轉換器研製與晶片量測。 第二年 (1) 瞭解整個4G系統,並訂定規格與參數。 (2) 以Matlab做CT MASH SDM ADC的系統參數設計。 (3) 協調各區塊信號之傳輸形式。 (4) 發展CT電路。 (5) 發展低功率電路技術。 (6) 類比數位轉換器之參數量測及規格制定。 (7) 高速、低功率之寬頻類比數位轉換器研製與晶片量測。
    Appears in Collections:[電機工程學系暨研究所] 研究報告

    Files in This Item:

    File Description SizeFormat
    962221E032053.pdf317KbAdobe PDF695View/Open

    All items in 機構典藏 are protected by copyright, with all rights reserved.


    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - Feedback