0.9V低電壓多位元高解析度低通三角積分調變器之研製

機構典藏 > College of Engineering > Graduate Institute & Department of Electrical Engineering > Research Paper > Item 987654321/7608

Please use this identifier to cite or link to this item: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/7608

Title:	0.9V低電壓多位元高解析度低通三角積分調變器之研製
Other Titles:	The Design Of 0.9V Low-Voltage High-Resolution Low-Pass Delta Sigma Modulator
Authors:	郭建宏
Contributors:	淡江大學電機工程學系
Keywords:	低功率;低電壓多位元三角積分調變器;低電壓多位元量化器;類比數位轉換器;開關運算放大器
Date:	2005
Issue Date:	2009-03-16 16:24:51 (UTC+8)
Abstract:	隨著可攜式電子產品市場的快速成長，以及人們對於產品輕薄短小和電池的長時效性要求，低電壓、低功率積體電路技術發展有愈來愈急迫的需要。然而，電源電壓的下降，雖可有效地節省數位電路的消耗功率，但卻反而增加類比電路設計的困難。因此，類比電路若要操作在低電壓，又要維持和高電壓相同的性能，對設計者來說是一項很大的挑戰。三角積分調變器這項技術非常適合用來實現高解析度、高準確度、及窄頻要求的類比數位轉換器，這在音頻及通信上有很相當多的應用。在本計劃的研究中，是要設計一個開關運算放大器合成一個0.9伏特的二階積分器，及一個新的低電壓多位元量化器的架構；並利用此積分器結合低電壓多位元量化器合成一個二階多位元的低通三角積分調變器，藉以提升類比數位轉換器在低電壓應用的解析度，以達到SOC的目標。研究步驟包含以下四個步驟： (1) 第一部份提出符合需求的二階多位元類比數位轉換器架構，並在回授路徑不匹配的考量下，利用MATLAB做電路係數的最佳化，求出較佳的電路架構。 (2) 第二部份在元件的非理想特性下，設計出符合應用範圍的開關式運算放大器規格。並以CMOS技術設計出符合需求的開關式運算放大器。 (3) 第三部份，設計出低電壓多位元之量化器電路，以符合三角積分調變器的應用。 (4) 第四部份，以電路特殊技巧設計出僅用一個開關運算放大器合成一個低電壓二階多位元之積分器，以減少晶片所需面積及消耗功率。再利用此二階積分器，結合多位元量化器電路，合成一個低電壓二階多位元之低通三角積分調變器，以期能有效提高類比數位轉換時的解析度，符合低電壓、高性能應用上的需求。
Appears in Collections:	[Graduate Institute & Department of Electrical Engineering] Research Paper

Files in This Item:

There are no files associated with this item.

Loading...