English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 49064/83169 (59%)
造訪人次 : 6958590      線上人數 : 69
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋
    請使用永久網址來引用或連結此文件: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/54207


    題名: 16x16位元非同步管線式系統之布式乘法器
    其他題名: The design of 16x16 bit booth multiplier with asynchronous pipeline technique
    作者: 何孟軒;Ho, Meng-Hsuan
    貢獻者: 淡江大學電機工程學系碩士班
    江正雄;Chiang, Jen-Shiun
    關鍵詞: 乘法器;非同步;管線式系統;Booth Multiplier;asynchronous;Pipeline System
    日期: 2011
    上傳時間: 2011-06-16 22:10:16 (UTC+8)
    摘要: 算術邏輯單元(ALU)及乘法器為中央處理器(CPU)核心元件,負責所有的運算,是中央處理器主要消耗功率元件之一,降低此二部分功率消耗,可有助於降低中央處理器功率消耗。

    管線式結構是一種最常應用在高速運算的方式。管線式結構之所以可以達到高速運算是因為其允許每一級的運算皆採同時執行。未來,矽製程漸漸的縮小,而晶片的線路漸漸變多變複雜時,在同步系統中有兩個問題會變的越來越嚴重。即時脈網路會帶來大量的功率消耗,和時脈歪斜導致邏輯電路解出錯誤的值。有一種不一樣的電路需要被設計來解決同步系統中的兩個大問題。因此同步系統被轉換成非同步系統。在非同步的系統中,時脈網路被交握式電路給取代,藉以管理管線的運行。

    在本論文中,我們應用 TSMC 0.35 去模擬乘法器之核心元件:使用一種非同步系統的穩健交握式結構。來設計16*16位元非同步管線式系統之布式乘法器(Booth),為了使其運算速度提升,布斯乘法器(Booth Multiplier),並以管線式系統的方式來實現這個非同步布式乘法器(Booth)。
    Arithmetic logic unit and multiplier for the CPU core component, responsible for all operations, the central processor is one of power consumption components to reduce power consumption of this two parts, can reduce CPU power consumption.

    Pipeline structure is a common way used in high-speed operation. In the synchronous system, there are two problems Clock network will bring a lot of power consumption and clock skew causes Solve the wrong logic value. There is a different circuit needs to be designed to solve the synchronization system The two major problems. Therefore synchronization system is converted into Asynchronous system. In the asynchronous system In the clock network is to replace the handshake circuit in order to manage the operation of the pipeline.

    In this paper, we apply the TSMC 0.35 to simulate the multiplier core components: use of a robust system of non-synchronous handshaking structure. To design 16 * 16-bit asynchronous pipelined multiplier for distributed systems to improve computing speed, Booth multipliers, and pipeline systems approach to achieve this non-synchronous distributed multiplier.
    顯示於類別:[電機工程學系暨研究所] 學位論文

    文件中的檔案:

    檔案 大小格式瀏覽次數
    index.html0KbHTML620檢視/開啟

    在機構典藏中所有的資料項目都受到原著作權保護.

    TAIR相關文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回饋