English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 51510/86705 (59%)
造访人次 : 8275066      在线人数 : 95
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/38864


    题名: Low voltage low power high-speed BiCMOS multiplier
    其它题名: 低功率低電壓高速度之雙載子金氧半電晶體乘法器
    作者: 鄭國興;Cheng, Kuo-hsing;Yeha, Yu-kwang;Lian, Farn-sou
    贡献者: 淡江大學電機工程學系
    日期: 1998
    上传时间: 2010-04-15 10:46:48 (UTC+8)
    出版者: Institute of Electrical and Electronics Engineers (IEEE)
    摘要: A 16×16-bit parallel multiplier fabricated in a 1.0 μm BiCMOS technology is described. The chip uses a modified array scheme incorporated with Booth's algorithm to reduce the adding stages of partial products. The combination of CMOS and BiCMOS circuits and advanced arithmetic architecture achieve a multiplication time of 32.74 ns while dissipation only 298 μW at 2.5 V supply voltage operation
    關聯: Electronics, Circuits and Systems, 1998 IEEE International Conference on (Volume:2 ), pp.49-50
    DOI: 10.1109/ICECS.1998.814820
    显示于类别:[電機工程學系暨研究所] 會議論文

    文件中的档案:

    档案 描述 大小格式浏览次数
    0780350081_2p49-50.pdf216KbAdobe PDF576检视/开启
    index.html0KbHTML130检视/开启

    在機構典藏中所有的数据项都受到原著作权保护.

    TAIR相关文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回馈