淡江大學機構典藏:Item 987654321/35815
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 62861/95882 (66%)
造访人次 : 4232084      在线人数 : 1015
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/35815


    题名: An ultra low-voltage multibit delta-sigma modulator for audio-band application
    其它题名: 應用於音頻之極低電壓多位元三角積分調變器
    作者: 謝懷娟;Xie, Huai-juan
    贡献者: 淡江大學電機工程學系碩士班
    郭建宏;Kuo, Chien-hung
    关键词: 多位元量化;多位元量化器;三角積分調變器;multibit;multibit quantizer;Delta-Sigma Modulator
    日期: 2008
    上传时间: 2010-01-11 07:11:43 (UTC+8)
    摘要: 本篇論文主要是在描述運用在0.18μm CMOS制程下,設計ㄧ個應用於音頻之極低電壓多位元三角積分調變器。本篇應用於雙取樣技術,始時脈可以被更有效的運用,並減輕運算放大器在設計上的困難。在本篇論文中我們也設計的一個新的低電壓多位元比較器,有別於傳統的電阻分壓法,減少不必要的靜態功率的消耗。
    應用於音頻之極低電壓多位元三角積分調變器所達到的SNDR為88dB,而他的動態範圍為89dB,當基頻為22.05KHz,輸入頻率為88dB,而他的動態範圍為89dB,輸入頻率為1.25KHz。當供應電壓為0.8V時,所消耗的能量為4.2mW。
    This paper presents a 0.8 V multibit delta-sigma (ΔΣ) modulator with a single switched-opamp (SOP) in a 0.18 μm 1P6M CMOS technology. The double-sampling technique is adopted in the modulator to promote the clock efficiency and relax the requirement of SOP. To improve the accuracy of the multibit quantizer in a low-voltage circumstance and reduce the static power, a new switched-capacitor (SC) multibit quantizer without R-string is proposed.
    The presented ΔΣ modulator achieves a signal-to-noise-plus-distortion ratio (SNDR) of 88 dB and dynamic range (DR) of 89 dB within a 22 kHz of bandwidth under a 1.25MHz of clock rate. The power consumption of the presented modulator is 4.2 mW at a 0.8 V of supply voltage.
    显示于类别:[電機工程學系暨研究所] 學位論文

    文件中的档案:

    档案 大小格式浏览次数
    0KbUnknown381检视/开启

    在機構典藏中所有的数据项都受到原著作权保护.

    TAIR相关文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回馈