應用於H.264/AVC之低記憶體成本去方塊濾波器硬體架構

淡江大學機構典藏 > 工學院 > 電機工程學系暨研究所 > 學位論文 > Item 987654321/35656

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/35656

题名:	應用於H.264/AVC之低記憶體成本去方塊濾波器硬體架構
其它题名:	Efficient VLSI architecture with low-memory cost for deblocking filter used in H.264/AVC
作者:	陳延任;Chen, Yen-jen
贡献者:	淡江大學電機工程學系碩士班江正雄;Chiang, Jen-shiun
关键词:	H.264;去方塊濾波器;去方塊;濾波器;H.264;Deblocking;filter
日期:	2006
上传时间:	2010-01-11 06:57:42 (UTC+8)
摘要:	在資訊科技蓬勃發展的今日，各類多媒體應用普遍結合網際網路，例如：視訊會議、隨選視訊、影像監控，等等。雖然今日的網路技術已經到達寬頻，但是在使用人數的增加以及對畫面品質的要求下，網路頻寬勢必很快便會達到飽和，所以需要數位影音壓縮技術將大量多媒體資料作壓縮，使得在現有的儲存空間下，能夠容納更多的多媒體資料，進一步減少在網際網路上傳送資料的時間。現代多媒體影像壓縮系統中如MPEG-1、MPEG-2、MPEG-4、H.261、H.263以及H.264，離散餘旋轉換(BDCT)是被廣為採用的影像壓縮方法，但是此方法有著一個缺點，就是在壓縮過程的取樣化(Quantization)下，在反離散餘旋轉換(IDCT)時，相鄰的兩個畫面方塊無法完美的接合在一起，因此觀賞者可以輕易的注意到畫面上的方塊，使得畫面的品質下降，此現象會隨著取樣係數的提高而更加顯著。在目前最新的影像壓縮系統H.264中，去方塊效應濾波器(Deblocking filter)被整合融入成為系統的一部分(In-loop filter)，相較於傳統的去方塊效應濾波器僅在解碼端之後(Post-filtering)的畫面作過濾的動作，內建的去方塊效應濾波器讓過濾後的畫面成為參考影像，且H.264制定的去方塊效應濾波器本身提供了一致性，可高度調適不同畫面來源，並獲得不錯的效果。在影像解碼階段，去方塊濾波器需要相當大的運算量，若是完全使用軟體來計算，將會佔用大量的系統頻寬，所以需要硬體去方塊濾波器，本論文提出一個有效的去方塊濾波器的硬體設計，可以減少去方塊濾波器運算時間，同時降低系統匯流排的使用。相較於之前學者所提出的硬體架構，本論文藉由Dual-port SRAM及Two-port SRAM架構，使用鋸齒的方式來儲存資料，省下轉置矩陣的使用，使得電路面積變小，同時使用平行處理單元，使處理速度提高。 In video coding systems such as MPEG-1, MPEG-2, MPEG-4, H.261, H.263 and H.264, the Block-based Discrete Cosine Transform (BDCT) is widely used. The drawback of BDCT is the coarse quantization of the transform coefficients that can cause visually disturbing discontinuities. In H.264/MPEG-4 AVC video coding standard, the deblocking filter has been integrated into the video CODEC. The filtered frames are used as reference frames for motion compensation. Compared with the post-deblocking-filter, the in-loop deblocking filter provides a certain level of quality, without an extra frame buffer, and can improve both objective and subjective qualities of the video stream. The deblocking filtering process needs complex operation, and it may take of the decoding time. In order to increase the efficiency a hardwareized deblocking filter is necessary. We proposed an efficient deblocking filter in the thesis. Compared with the previous deblocking filters, the proposed architecture based on skewed memory adopts a 2-dementional parallel memory access without transforming the register memory. The new scheme can increase the throughput of deblocking filtering, and reduce the hardware cost.
显示于类别:	[電機工程學系暨研究所] 學位論文

文件中的档案:

档案	大小	格式	浏览次数
	0Kb	Unknown	327	检视/开启

在機構典藏中所有的数据项都受到原著作权保护.

TAIR相关文章

数据加载中.....