English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 49199/83641 (59%)
造訪人次 : 7094085      線上人數 : 45
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋
    請使用永久網址來引用或連結此文件: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/23167


    題名: Test time reduction for scan-designed circuits by sliding compatibility
    作者: 張昭憲;Chang, Jau-shien;林呈祥;Lin, Chen-shang
    貢獻者: 淡江大學資訊管理學系
    日期: 1994-11-16
    上傳時間: 2009-11-30 14:35:29 (UTC+8)
    出版者: IEEE學會期刊--計算機與數位技術
    關聯: Proceedings of the third Asian test symposium, pp.330-335
    DOI: 10.1049/ip-cdt:19951520
    顯示於類別:[資訊管理學系暨研究所] 會議論文

    文件中的檔案:

    沒有與此文件相關的檔案.

    在機構典藏中所有的資料項目都受到原著作權保護.

    TAIR相關文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回饋