English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 58286/91808 (63%)
造访人次 : 13827650      在线人数 : 73
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/109832


    题名: Boosting the Performance of 3D Charge Trap NAND Flash with Asymmetric Feature Process Size Characteristic
    作者: Chen, Shuo Han;Chen, Yen-Ting;Wei, Hsin-Wen;Shih, Wei-Kuan
    日期: 2017-06-18
    上传时间: 2017-03-09 02:10:48 (UTC+8)
    關聯: The proceedings of DAC 2017
    显示于类别:[電機工程學系暨研究所] 會議論文

    文件中的档案:

    档案 描述 大小格式浏览次数
    Boosting the Performance of 3D Charge Trap NAND Flash with.pdf全文218KbAdobe PDF100检视/开启

    在機構典藏中所有的数据项都受到原著作权保护.

    TAIR相关文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回馈