權重H2降階控制器設計及硬體迴路模擬

淡江大學機構典藏 > 工學院 > 電機工程學系暨研究所 > 會議論文 > Item 987654321/103693

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/103693

题名:	權重H2降階控制器設計及硬體迴路模擬
作者:	周永山;吳達太;李世安
关键词:	權重函數，H2控制，降階，集點配置，FPGA，硬體迴路模型
日期:	2015-07-02
上传时间:	2015-09-17 11:24:22 (UTC+8)
摘要:	本文研究權重H2控制器設計之問題。傳統方法會造成高階控制器(受控體與權重函數之階數總和)，以及會在擴增系統內引入一些無法移動之極點，對閉迴路極點配置構成限制。本文提出改良的方法，若某些條件滿足，則可得到H2降階控制器，並且將閉迴路系統極點配置在指定區域，不受引入權重函數階數及極點位置之影響。文末利用軟體模擬暨硬體迴路模擬驗證本文方法之可行性
显示于类别:	[電機工程學系暨研究所] 會議論文

文件中的档案:

档案	描述	大小	格式	浏览次数
權重H2降階控制器設計及硬體迴路模擬_全文.pdf		1420Kb	Adobe PDF	207	检视/开启

在機構典藏中所有的数据项都受到原著作权保护.

TAIR相关文章