English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 54931/89277 (62%)
造访人次 : 10602458      在线人数 : 24
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜寻范围 查询小技巧:
  • 您可在西文检索词汇前后加上"双引号",以获取较精准的检索结果
  • 若欲以作者姓名搜寻,建议至进阶搜寻限定作者字段,可获得较完整数据
  • 进阶搜寻


    jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://tkuir.lib.tku.edu.tw:8080/dspace/handle/987654321/103693


    题名: 權重H2降階控制器設計及硬體迴路模擬
    作者: 周永山;吳達太;李世安
    关键词: 權重函數,H2控制,降階,集點配置,FPGA,硬體迴路模型
    日期: 2015-07-02
    上传时间: 2015-09-17 11:24:22 (UTC+8)
    摘要: 本文研究權重H2控制器設計之問題。傳統方法會造成高階控制器(受控體與權重函數之階數總和),以及會在擴增系統內引入一些無法移動之極點,對閉迴路極點配置構成限制。本文提出改良的方法,若某些條件滿足,則可得到H2降階控制器,並且將閉迴路系統極點配置在指定區域,不受引入權重函數階數及極點位置之影響。文末利用軟體模擬暨硬體迴路模擬驗證本文方法之可行性
    显示于类别:[電機工程學系暨研究所] 會議論文

    文件中的档案:

    档案 描述 大小格式浏览次数
    權重H2降階控制器設計及硬體迴路模擬_全文.pdf1420KbAdobe PDF74检视/开启

    在機構典藏中所有的数据项都受到原著作权保护.

    TAIR相关文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回馈