English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 64176/96941 (66%)
造訪人次 : 9154047      線上人數 : 14568
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋


    請使用永久網址來引用或連結此文件: https://tkuir.lib.tku.edu.tw/dspace/handle/987654321/103693


    題名: 權重H2降階控制器設計及硬體迴路模擬
    作者: 周永山;吳達太;李世安
    關鍵詞: 權重函數，H2控制，降階，集點配置，FPGA，硬體迴路模型
    日期: 2015-07-02
    上傳時間: 2015-09-17 11:24:22 (UTC+8)
    摘要: 本文研究權重H2控制器設計之問題。傳統方法會造成高階控制器(受控體與權重函數之階數總和)，以及會在擴增系統內引入一些無法移動之極點，對閉迴路極點配置構成限制。本文提出改良的方法，若某些條件滿足，則可得到H2降階控制器，並且將閉迴路系統極點配置在指定區域，不受引入權重函數階數及極點位置之影響。文末利用軟體模擬暨硬體迴路模擬驗證本文方法之可行性
    顯示於類別:[電機工程學系暨研究所] 會議論文

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    權重H2降階控制器設計及硬體迴路模擬_全文.pdf1420KbAdobe PDF231檢視/開啟

    在機構典藏中所有的資料項目都受到原著作權保護.

    TAIR相關文章

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回饋