English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 62805/95882 (66%)
造访人次 : 3929469      在线人数 : 821
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library & TKU Library IR team.
搜寻范围 查询小技巧：
  • 您可在西文检索词汇前后加上"双引号"，以获取较精准的检索结果
  • 若欲以作者姓名搜寻，建议至进阶搜寻限定作者字段，可获得较完整数据
    •  进阶搜寻

    类别浏览

    正在载入社群分类, 请稍候....

    年代浏览

    正在载入年代分类, 请稍候....

    "Lin, Chen-shang"的相关文件  

    回到依作者浏览

    显示 11 项.

    类别 日期 题名 作者 档案
    [資訊管理學系暨研究所] 會議論文 1994-11-16 Test time reduction for scan-designed circuits by sliding compatibility 張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1994-10-02 A test clock reduction method for scan-designed circuits 張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1992-11-26 Test set compaction for combinational circuits 張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1991-12 Boolean resubstitution with ATPG 張昭憲; Chang, Jau-shien; 林呈祥; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1990-11 Efficient automatic diagnosis of digital circuits 廖賀田; Liaw, Heh-tyan; Tsaih, Jia-horng; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1989-12 Efficiency analysis for the representation of general boolean functions using ordered binary decision diagram 廖賀田; Liaw, Heh-tyan; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1989-06 VVDS : a verification/diagnosis system for VHDL 廖賀田; Liaw, Heh-tyan; Tran, Kim-thu; Lin, Chen-shang
    [資訊管理學系暨研究所] 會議論文 1987-01 A graph based logic validation system Lee, Shyh-horng; 廖賀田; Liaw, Heh-tyan; Lin, Chen-shang
    [資訊管理學系暨研究所] 期刊論文 1995-01-01 Test time reduction for scan-designed circuits by sliding compatibility 張昭憲; Chang, Jau-shien; Lin, Chen-shang
    [資訊管理學系暨研究所] 期刊論文 1992-06-01 On the OBDD-representation of general Boolean functions 廖賀田; Liaw, Heh-tyan; Lin, Chen-shang
    [資訊管理學系暨研究所] 期刊論文 1995-11-01 Test set compaction for combinational circuits 張昭憲; Chang, Jau-shien; Lin, Chen-shang

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library & TKU Library IR teams. Copyright ©   - 回馈